近日，北京大学信息工程学院、广东省存算一体芯片重点实验室杨玉超团队取得重大突破，在国际上首次实现面向高复杂度排序任务的存算一体化硬件系统，打破存算一体技术处理非线性计算的限制，相关成果发表于《自然——电子》。该系统构建了基于1T1R忆阻器阵列的软硬件一体系统，提出树节点跳排序算法，设计三种跨阵列扩展策略，在多种典型排序任务及实际应用中展现出显著优势。
突破传统：实现存算一体化排序系统
排序在众多关键任务中广泛应用，传统硬件在大数据时代面临带宽、能效、面积瓶颈。存算一体技术虽具潜力，但排序等非线性计算一直是该领域难题。而北京大学杨玉超团队成功在国际上首次实现面向高复杂度排序任务的存算一体化硬件系统，提出全新且无需比较器的排序硬件架构，标志着该领域从线性矩阵计算向非线性复杂任务的重大突破。
创新架构与算法：构建软硬件一体系统
研究团队首次构建基于1T1R忆阻器阵列、无需比较器的存算一体排序软硬件一体系统。提出忆阻器阵列位读取机制，通过并行读取高位至低位逐步定位当前最小或最大值，配合存算一体电路，颠覆传统基于比较 - 选择的排序架构与流程。在此基础上，进一步提出树节点跳排序算法及其硬件架构，利用遍历路径与信息复用，减少冗余操作，提升排序效率。
扩展策略：应对复杂应用场景
为应对复杂实际排序应用场景，研究人员设计三种跨阵列扩展策略。多阵列策略支持大量数据按数分阵列并行处理；位分区策略将位宽拆分到多个阵列实现数字流水并行；多电导策略利用忆阻器多电导态特性提升单元内并行度。这三种策略可灵活配置、组合使用，形成针对可变数据位宽的完整存算一体排序硬件加速方案。
性能卓越：多种任务验证优势
研究人员验证了该软硬件一体系统在多种典型排序任务中的优越性能。实验结果显示，相较于当前主流ASIC排序系统，在5类代表性数据集上实现高达7.70倍的速度提升、160.4倍的能效提升和32.46倍的面积效率提升，凸显存算一体架构在大数据排序场景的巨大潜力。
实用通用：多领域应用显成效
研究团队还验证系统的实用性与通用性。在Dijkstra路径规划应用中，基于树节点跳跃排序系统成功实现北京地铁16个站点间最短路径求解，保持运算准确性同时降低延迟和功耗。在神经网络推理中，将树节点跳跃排序算法与忆阻器矩阵向量乘法计算融合，在PointNet++网络上实现实时原位稀疏，可根据推理精度需求灵活控制稀疏度，相较于传统ASIC排序系统，提升15倍速度和67.1倍能效。
以上文章由 AI 总结生成