近期，清华大学集成电路学院尹首一、胡杨研究团队在晶圆级芯片领域取得重要突破，三项研究成果于2025年国际计算机体系结构研讨会（ISCA）发表，获国内外学术界与工业界广泛认可。不仅如此，团队还联合企业与实验室，成功制造出国内首台基于可重构AI芯粒的12寸晶圆级芯片验证样机，实现产学研用高效闭环，为解决国内芯片“卡脖子”难题提供了新的技术路线。
ISCA发表三项成果，提出两大核心设计方法
自2020年起，尹首一教授前瞻性地瞄准超高性能大模型训练与推理场景，开展了晶圆级芯片这一前沿技术路线的探索。以胡杨教授为骨干，团队提出了晶圆级芯片“计算架构”与“集成架构”两大核心设计方法。本次ISCA的三项成果分别面向计算架构问题、集成架构问题与大模型推理任务映射问题开展研究，构建了晶圆级芯片“计算架构-集成架构-编译映射”协同设计优化方法学，获得了国内外学术界与工业界的广泛认可。
联合研发验证样机，验证理论与工程可行性
在产出高水平学术研究成果的基础上，该团队联合清华系知名芯片企业研发了可重构算力网格芯粒，并联合上海人工智能实验室成功制造出国内首台基于可重构AI芯粒的12寸晶圆级芯片验证样机。这一成果验证了在次世代工艺条件下，采用晶圆级集成方式赶超先进工艺芯片的理论和工程可行性，为解决国内芯片“卡脖子”难题提供了兼具引领性和可行性的技术路线。此外，工程成果已经反哺多家产业界头部合作伙伴，实现了产学研用高效闭环。
晶圆级芯片成AI算力突破关键，优势显著
晶圆级芯片（Wafer-Scale Chip）是一种颠覆传统计算形态与半导体制造模式的前沿技术。芯片算力与内部晶体管数量相关，而晶体管数量受单位面积晶体管密度和芯片面积影响，我国在前者面临“卡脖子”困境，后者也受光刻技术制约，且常规芯片封装和互连模式限制了性能。晶圆级芯片则是设计和制造一颗晶圆尺寸（约40000平方毫米）的超大面积芯片，实现“One Wafer One Chip” ，其典型技术路线是通过在一整片晶圆上制造高密度硅互连基板，再将数十颗算力芯粒集成到硅晶圆基板上，构建成一整片晶圆尺寸的算力芯片。它本质上是整个智算系统在芯片级实现的高度集成，被称为“片上数据中心”，涉及多方面设计因素的高度耦合。其优势在于，搭建同等算力集群时，采用晶圆级芯片方案比常规芯片方案节点数目更少，可获得更佳的集群扩展线性度和性能；并且晶圆级芯片在算力上可对标一个甚至多个当前的多卡算力服务器或者超节点，同时具有更高的互连。
以上文章由 AI 总结生成